.

半導体・FPD業界の出版社 デジタル家電 通信・ネットワーク 移動体通信/携帯電話 次世代FPD 投資/工場計画 アプリケーション FPD新製品 半導体新製品 製造装置・材料 FPD動向 半導体動向

2017年9月7日

Cadence、メモリ設計・検証向け統合ソリューションを発表

 米Cedence Design Systems社は2017年9月6日、メモリ設計・検証向け統合ソリューション、 Cadence Legato Memory Solutionを発表した。Legato Memory Solutionにより、複数の設計タスク、検証タスクを実.するために様々な単一ツールを組み合わせる際の複雑な作業が無くなり、従来と比較して設計生産性を最大で 2倍向上することが可能となっている。このソリューションには、マルチコーナー解析およ びモンテカルロ解析を実.する際に既存のシミュレーションデータベースを使用する特許出願中の新しい Cadence Super Sweepテクノロジが含まれており、ユーザは実行時間およびシミュレーションのスループットを向上することができる。
 Legato Memory Solutionには以下のようなテクノロジにより、設計全体の生産性を向上している。ビットセル設計および検証環境:設計環境から別の環境に移動ことなく、ばらつき解析を含むビットセルの設計を行うことが可能となっている。
 メモリコンパイラ設計および検証環境については、Legato Memory Solution上でフルメモリアレイの設計および検証が可能となり、新しい Super Sweepテクノロジを使用することにより、先端ノード設計において精.及びシミュレーションスループットの最適化が可能となっている。
 メモリ・キャラクタライゼーション環境として、SoCのフルチップ解析用にメモリモデルをLibertyフォーマットで作成することが可能となっている。メモリキャラクタライゼーション環境と回路シミュレーション環境の緊密な統合により、ポイントツールでは実現が困難だった精度およびパフォーマンスのさらなる向上を実現している。

URL=https://www.cadence.com/content/cadence-www/global/en_US/home/company/newsroom/press-releases/pr/2017/cadence-announces-legato-memory-solution--industrys-first-integr.html







 

EDリサーチ
お問い合わせ・ご質問は webmaster@edresearch.co.jp
(c) 2001 ED RESEARCH Co., Ltd. All rights reserved.

デジタル家電 通信・ネットワーク 移動体通信/携帯電話 次世代FPD 投資/工場計画 アプリケーション FPD新製品 半導体新製品 製造装置・材料 FPD動向 半導体動向