.

半導体・FPD業界の出版社 デジタル家電 通信・ネットワーク 移動体通信/携帯電話 次世代FPD 投資/工場計画 アプリケーション FPD新製品 半導体新製品 製造装置・材料 FPD動向 半導体動向

2017年7月13日

産総研、電圧書込み方式MRAMの書込みエラー率を大幅に低減

 産業技術総合研究所スピントロニクス研究センターは2017年7月12日、電圧書込み方式の磁気メモリ(電圧トルクMRAM)の書込みエラー率を飛躍的に低減させる技術を開発したことを発表した。
 非常に薄い金属磁石層(記憶層)を持つ磁気トンネル接合素子(MTJ素子)にns程度のごく短い時間電圧パルスをかけると、磁化反転を誘起できる。今回、記憶層の磁気特性を最適化し、電圧磁気異方性変調効率と熱じょう乱耐性(Δ0)を向上させて、書き込みエラー率をこれまでの報告値(10-2〜10-3)より二桁以上低減(2×10-5)することに成功した。これにより1回のエラー訂正の実行で実用的な書込みエラー率を実現できるようになる。
 これまでに、電圧トルクMRAMで課題となっている書込みエラー率を低減するためにはMTJ素子の記憶層に高い熱じょう乱耐性を持たせることと、それをちょうど打ち消す強度の電圧をかけることが有効であることがシミュレーションによって予測されていた。しかし、これまでのMTJ素子は熱じょう乱耐性が低く、エラー率の低減に限界があった。そこで今回、記憶層となる超薄膜金属磁石層の作製プロセスを改善して、高い熱じょう乱耐性と高い電圧磁気異方性変調効率を両立する記憶層を開発し、単一パルスによる書込みエラー率の低減に取り組み、今回の成果につながった。
 電圧書込み方式は原理的に電流が不要なため、現在MRAMの主流である電流書き込み方式と比較して飛躍的な低消費電力化が可能となる。今回の成果により、高信頼性と高速性を持つ超低消費電力電圧トルクMRAMの研究開発の加速が期待される。

URL=http://www.aist.go.jp/aist_j/press_release/pr2017/pr20170712/pr20170712.html









 

EDリサーチ
お問い合わせ・ご質問は webmaster@edresearch.co.jp
(c) 2001 ED RESEARCH Co., Ltd. All rights reserved.

デジタル家電 通信・ネットワーク 移動体通信/携帯電話 次世代FPD 投資/工場計画 アプリケーション FPD新製品 半導体新製品 製造装置・材料 FPD動向 半導体動向