.

半導体・FPD業界の出版社 デジタル家電 通信・ネットワーク 移動体通信/携帯電話 次世代FPD 投資/工場計画 アプリケーション FPD新製品 半導体新製品 製造装置・材料 FPD動向 半導体動向

2017年6月28日

東芝、96層積層プロセスによる第4世代3次元フラッシュメモリを開発

 東芝/東芝メモリは2017年6月28日、3次元フラッシュメモリ「BiCS FLASH」の96層積層プロセスを適用した製品を試作し、基本動作を確認した。同試作品は256ギガビット(Gb)の3ビット/セル(TLC)で、2017年後半にサンプル出荷、さらに2018年に量産開始を予定しており、データセンター向けエンタープライズSSDやPC向けSSD、スマートフォン、タブレット、メモリカードなどを中心に市場のニーズに合わせて展開していく。さらに、96層積層プロセスを用いた512Gbをはじめ、4ビット/セル(QLC)などのBiCS FLASHの製品化も計画している。
 同試作品は、回路技術やプロセスを最適化することでチップサイズを小型化し、64層積層プロセスを用いたBiCS FLASHと比べて単位面積あたりのメモリ容量を約1.4倍に大容量化した。なお、96層プロセスを用いた製品は、当社四日市工場の第5棟、新・第2製造棟および2018年夏に第一期が竣工予定の第6製造棟でも製造する予定。

URL=https://toshiba.semicon-storage.com/jp/company/news/news-topics/2017/06/memory-20170628-2.html

 

EDリサーチ
お問い合わせ・ご質問は webmaster@edresearch.co.jp
(c) 2001 ED RESEARCH Co., Ltd. All rights reserved.

デジタル家電 通信・ネットワーク 移動体通信/携帯電話 次世代FPD 投資/工場計画 アプリケーション FPD新製品 半導体新製品 製造装置・材料 FPD動向 半導体動向