.

半導体・FPD業界の出版社 デジタル家電 通信・ネットワーク 移動体通信/携帯電話 次世代FPD 投資/工場計画 アプリケーション FPD新製品 半導体新製品 製造装置・材料 FPD動向 半導体動向

2017年6月7日

IBM、Samsung Electroncis、GFのアライアンスが5nmトランジスタ技術を開発

 米IBM社、GlobalFoundries社、韓国Samsung Electronics社を核に、製造装置企業などが進めている次世代デバイス/プロセス技術の共同研究アライアンスは2017年6月5日、5nmレベルのチップを可能にする、シリコン・ナノシート・トランジスタの製造プロセスを開発したことを発表した。同技術では、標準的なFinFETに代わって、シリコン・ナノシートを積み重ねて構築する。5nmプロセスを採用することで、10nmレベルと比較して40%性能を高めることができるという。また、新プロセスに7nmのテストノードで採用した「EUV露光技術」の手法をナノシート・トランジスタ構造に適用することで、ナノシートの長さを連続的に調整することで電力の微調整が可能としている。これによりフィンの高さに制限がある現在のFinFETトランジスタでは実現できない優位性があるとしている。
 同技術の詳細は京都で開催される2017 Symposia on VLSI Technology and Circuits conferenceで発表される。  この同アライアンスでは、米ニューヨーク州アルバニーの研究施設(SUNY Polytechnic Institute Colleges of Nanoscale Science and Engineering’s NanoTech Complex in Albany)で共同研究を進めている。また、IBMは最先端チップ開発に2014年から5年間え30億米ドルの投資を行うことを発表している。

URL=http://www-03.ibm.com/press/us/en/pressrelease/52531.wss#release


IBM_1
Wafer of chips with 5nm silicon nanosheet transistors

IBM_2
building 5nm transistors using silicon nanosheets.

 




 

EDリサーチ
お問い合わせ・ご質問は webmaster@edresearch.co.jp
(c) 2001 ED RESEARCH Co., Ltd. All rights reserved.

デジタル家電 通信・ネットワーク 移動体通信/携帯電話 次世代FPD 投資/工場計画 アプリケーション FPD新製品 半導体新製品 製造装置・材料 FPD動向 半導体動向