.

半導体・FPD業界の出版社 デジタル家電 通信・ネットワーク 移動体通信/携帯電話 次世代FPD 投資/工場計画 アプリケーション FPD新製品 半導体新製品 製造装置・材料 FPD動向 半導体動向

2017年3月14日

Cadence、TSMC InFOテクノロジー統合設計フローの機能を拡張

 米Cadence Design Systems社は2017年3月13日、台湾の大手ファンドリ企業Taiwan Semiconductor Manufacturing(TSMC)社のシリコンウェーハの先進的なパッケージング技術であるInFO(Integrated Fan Out)をサポートする包括的に統合された設計フローに新たな最適化機能を追加したことを発表した。
 新たに統合されたフローでは、モバイル、IoTアプリケーション向けに設計・検証機 能、およびダイ間接続のモデリング技術が提供される。
 新しいフローを使用することでSoC設計者は以下を実現することができるようになる。
(1)ひとつのキャンバス上でマルチ ファブリックを扱うことができ、システム全体設 計の視点で複数ダイとInFOパッケージ間のネットリストを生成: OrbitIO interconnect designerは、詳細な電気的、タイミング解析などの後続の設計ステップに直接使用できるトップレベルのネットリストを生成し、複数ダイとTSMC InFOテクノロジーを効率的に統合する。
(2)パッケージ デザイン データベースからStandard Parasitic Exchange Format(SPEF)を直接生成し、タイミングサインオフを大幅に効率化した。SPEFを生成するためにInFOデザインのパッケージ設計データベースからIC設計用データベースに変換する従来の方法ではなく、Sigrity XtractIMがヘテロジニアスなInFOシステム向けに自動的にSPEFを生成することでタイミングサインオフプロセスを加速し、製品のマーケット参入を短縮することができる。

URL=https://www.cadence.com/content/cadence-www/global/en_US/home/company/newsroom/press-releases/pr/2017/cadence-expands-capabilities-of-integrated-design-and-analysis-f.html



 





 

EDリサーチ
お問い合わせ・ご質問は webmaster@edresearch.co.jp
(c) 2001 ED RESEARCH Co., Ltd. All rights reserved.

デジタル家電 通信・ネットワーク 移動体通信/携帯電話 次世代FPD 投資/工場計画 アプリケーション FPD新製品 半導体新製品 製造装置・材料 FPD動向 半導体動向