.

半導体・FPD業界の出版社 デジタル家電 通信・ネットワーク 移動体通信/携帯電話 次世代FPD 投資/工場計画 アプリケーション FPD新製品 半導体新製品 製造装置・材料 FPD動向 半導体動向

2017年3月1日

Cadence、ASML、ファウンドリのリソグラフィ検証技術で協業

 米Cadence Design Systems社は2017年2月28日、オランダASML社との協業のもとで開発され、レイアウト設計からサインオフ検証中の間にseamlessにファウンドリのリソグラフィ検証を行うCadence Litho Physical Analyzer (LPA) Production Lithography Unified Solution (PLUS)を発表した。
 Cadence LPA PLUSにより設計者は、レイアウト設計から物理サインオフ検証中にリソグラフィのホットスポットを検出し、ケイデンスの設計プラットフォーム上で自動的に修正することができる。その結果、設計者は設計の信頼性と製造歩留まりを改善することが可能となり、マーケット参入及び製品立ち上げを加速することができる。
 Cadence LPA PLUSは、製造シミュレーションモデルおよびASMLから提供される近接補正(optical proximity correction:OPC)技術を使用し、テープアウト前に設計のmanufacturabilityとprintabilityについて予測し、改善することを可能にする。これにより、正しく機能する高品質な設計を効率良く提供することが確認できる。
 さらに、この技術はCadenceのVirtuoso環境や Innovus Implementation Systemに統合されており、実装設計中にprintabilityホットスポットを検出、修正するシンプルなメソドロジを提供し、設計のmanufacturability及び歩留まりをさらに最適化することが可能になる。
 CadenceとASMLは、エコシステムパートナーの要望に応え、先端プロセスノードにおける極めて複雑なmanufacturability上の問題を解決するためにLPA PLUSを開発した。さらに、imecの先端プロセス設計において実証されたケイデンスのLPA PLUSソリューションは、設計者のデスクトップ上から容易にアクセス可能で、製造の繰り返しを削減し、manufacturabilityの最適化を制御することができる。

URL=https://www.asml.com/press/press-releases/asml-extends-holistic-patterning-strategy-with-cadence-partnership/en/s5869?rid=55148









 

EDリサーチ
お問い合わせ・ご質問は webmaster@edresearch.co.jp
(c) 2001 ED RESEARCH Co., Ltd. All rights reserved.

デジタル家電 通信・ネットワーク 移動体通信/携帯電話 次世代FPD 投資/工場計画 アプリケーション FPD新製品 半導体新製品 製造装置・材料 FPD動向 半導体動向