.

半導体・FPD業界の出版社 デジタル家電 通信・ネットワーク 移動体通信/携帯電話 次世代FPD 投資/工場計画 アプリケーション FPD新製品 半導体新製品 製造装置・材料 FPD動向 半導体動向

2017年2月22日

東芝、64層積層の512Gb容量の3次元フラッシュメモリをサンプル出荷

 東芝は2016年2月22日、64層積層プロセスを用いた512ギガビット(Gb)、3ビット/セル(TLC)構造の3次元フラッシュメモリ「BiCS FLASH」のサンプル出荷を2月上旬に開始したことを発表した。データセンタ向け大容量SSDやPC向けSSDを中心に市場のニーズに合わせて展開し、2017年後半の量産開始を予定している。
 また、512Gbのチップをひとつのパッケージ内に16段積層した1テラバイト(TB)を実現するパッケージ製品を2017年4月からサンプル出荷する予定。  本製品は、回路技術やプロセスを最適化することでチップサイズを小型化し、48層積層プロセスを用いた256GbのBiCS FLASHと比べて単位面積あたりのメモリ容量を約1.65倍に大容量化した。1枚のSiウェーハから生産されるメモリ容量を増やすことで、ビットあたりのコスト削減を実現している。
 同社では、64層積層プロセスを用いた256Gb製品を量産しており、市場動向に合わせてBiCS FLASHの生産を拡大していく。また、今後も継続して求められるメモリの大容量化、小型化など多様な市場のニーズに応えるためフラッシュメモリの3次元積層構造化を進めていく。

URL=http://www.toshiba.co.jp/about/press/2017_02/pr_j2201.htm








 

EDリサーチ
お問い合わせ・ご質問は webmaster@edresearch.co.jp
(c) 2001 ED RESEARCH Co., Ltd. All rights reserved.

デジタル家電 通信・ネットワーク 移動体通信/携帯電話 次世代FPD 投資/工場計画 アプリケーション FPD新製品 半導体新製品 製造装置・材料 FPD動向 半導体動向