.

半導体・FPD業界の出版社 デジタル家電 通信・ネットワーク 移動体通信/携帯電話 次世代FPD 投資/工場計画 アプリケーション FPD新製品 半導体新製品 製造装置・材料 FPD動向 半導体動向

2016年11月8日

東芝、ディープラーニングを可能にする低消費電力脳型プロセサを開発

 東芝は2016年11月7日、ディープラーニングの処理を極めて低い消費電力で実行する、人間の脳を模した半導体回路TDNN(Time Domain Neural Network)を開発した。TDNNは演算回路を小さくできる特徴があり、従来と比べ多くの演算回路を1チップに実装することができる。
 現在、ディープラーニングは、大量の演算を高速で処理し、多くの電力を消費する高性能コンピュータによって行われており、センサやスマートフォンなどのエッジデバイスで同様のディープラーニングを実行するためには、大量の演算を数ワット以下の低消費電力で実行するチップが必要です。ノイマン型と呼ばれる一般的なアーキテクチャのコンピュータでディープラーニングの処理を実行する場合、消費電力の大部分はデータをメモリから演算回路に移動するために利用されているため、データの移動に使われる電力を抑えることが課題となっていた。ディープラーニングの処理におけるデータの移動を減らすためには、演算回路を完全に並列化し、その演算回路が利用するメモリを演算回路の直近に配置することが有効となる。しかし、従来このようなアーキテクチャは、チップサイズが大きくなってしまうため採用できなかった。
 そのため東芝は、2013年に開発した時間領域アナログ信号処理技術を演算回路に採用し、演算回路の小型化に成功した。時間領域アナログ信号処理は、デジタル信号が論理ゲートを通過する際の遅延時間をアナログ信号として利用することで加算などの演算を効率よく実行することができる技術となっている。この技術により、ディープラーニングの1つの演算を行う演算回路をわずか3つの論理ゲートと1ビットのメモリで実現し、チップサイズを小型にしながら演算回路を完全に並列化することができるようになる。今回は、SRAMを利用したチップを試作し、ディープラーニングに必要な基本的動作である画像認識を行った結果、演算あたりの消費エネルギーをこれまでに学会で報告されている値の6分の1以下の20.6フェムトジュールに抑制することができた。
 今後、当社はより小型化と消費電力化が可能になる抵抗変化型メモリ(ReRAM)を使用したTDNNを用いたプロセサの開発を予定している。デバイスの小型化に必要な技術開発を進め、エッジデバイスでのディープラーニングを可能にするプロセサの実現を目指す。

URL=https://toshiba.semicon-storage.com/jp/company/news/news-topics/2016/11/micro-20161107-1.html








 

EDリサーチ
お問い合わせ・ご質問は webmaster@edresearch.co.jp
(c) 2001 ED RESEARCH Co., Ltd. All rights reserved.

デジタル家電 通信・ネットワーク 移動体通信/携帯電話 次世代FPD 投資/工場計画 アプリケーション FPD新製品 半導体新製品 製造装置・材料 FPD動向 半導体動向